Page 14 - MWJC_SepOct2017_eMag
P. 14

CoverFeature  封面专题

             借助RFSoC实现可行的5G NR                 难以实现商业上可行的系统。在RF前端                 逻辑与ARM类处理子系统完美结合在一
                 5G NR大规模MIMO设计要求在无            (RFFE)和数字前端(DFE)传输数据               起,采用12位4GSPS RF采样模数转换器
             线电中使用大量有源信号链,以连接到                 产生的相关成本是5G中必须在软件、硬                 (ADC)和14位6.4GSPS直接RF数模转
             阵列中的每根天线或天线子集。这些有                 件和系统级解决的一个主要难题。                    换器(DAC),同时具备最佳的数字下
             源信号链传统上是由数字转换器、滤波                     新推出的这个RFSoC技术通过器件              变频和上变频信号处理能力。
             器、混合器、功率放大器或低噪声放大                 集成可克服这一难题。该平台采用16nm                   该RFSoC采用全可编程MPSoC架
             器组成,可能会导致系统的功耗、外形                 FinFET芯片工艺,将RF类模拟组件整体              构——一种用于无线电DFE设计的成功
             尺寸和成本显著增加。大规模MIMO系                集成到多处理器SoC(MPSoC)中,在               平台。如图1所示,基本架构使用ARM
             统中大量用于数字或混合波束赋形的有                 单颗芯片上实现全软硬件可编程射频系                  处理子系统实现运维(O&M)功能、
             源信号链让系统功耗和封装尺寸过大,                 统(即RFSoC)。该架构将FPGA可编程              数字预失真(DPD)和协议软件,而
                                                                                  FPGA架构则用于实现高性能数字路径
                                                                                  功能、控制逻辑和高速接口。现在通过
                                                             8 Rx Channels
                                                                                  集成通信级RF采样ADC和DAC,去除多
                                                               DDC
                                                                                  个分立组件,RFSoC既实现了紧凑的无
                                                         JESD    RF-ADC           线电部分外形尺寸,还允许在天线阵列
                     All Programmable MPSoC Device                                内部或之后嵌入DFE功能。其结果就是
                                                         JESD    RF-DAC
                                      JESD204                                     LTE-Advanced Pro、5G有源天线系统和
                                     Converter  Transceivers
                                     Interface IP         2× (15 mm × 15 mm)      大规模MIMO无线电迫切需要的能效、
                                                                                  外形尺寸缩减、设计周期缩短和设计灵
                Processing   Digital
                 System      Design                          8 Tx Channels        活性迈上新的高度。
                                                               DUC
                                      JESD204  Transceivers
                                     Converter           JESD    RF-ADC           降低功耗
                                     Interface IP
                                                                                     图2所示的是使用分立RF采样数
                           35 mm × 35 mm                 JESD    RF-DAC           据转换器将数据从宽带(1GHz)2×2
                                                                                  RFFE传输到DFE处理时所产生的高功
                                                           2× (15 mm × 15 mm)
                                                                                  耗成本。即便在数据转换器中集成有数
                                                                                  字下变频器(DDC)或数字上变频器
                                                                                  (DUC),仍然需要向DFE发送和从DFE
                                 All Programmable RFSoC Device                    接收大量数据。每个Quad接收器显示
                                                                                  的I/O功耗数值(每四个通道1W)包括
                                                        ADC                       在16nm MPSoC器件上实现JESD204B
                                                                                  协议所发生的功耗。除接口功耗外,
                             Processing     Digital     ADC
                              System        Design                                分立数据转换器组件的功耗也居高不
                                                        DAC                       下。典型的单通道RF采样ADC的功耗
                                                                                  约为2.25W,RF采样DAC的功耗约为
                                                        DAC
                                                                                  1.75W。
                                      35 mm × 35 mm                                  如图1所示的DFE信号处理,其采
                                                                                  用最先进的深亚微米CMOS技术来降低
             图4:8 Tx/8 Rx无线电中的PCB面积缩减。                                            功耗,而RF和其他模拟组件则传统上
                                                                                  使用较老的工艺技术。较老的CMOS乃
                All Programmable  LO                   LO                         至BiCMOS技术能以合适的成本为这些
                  FPGA or SoC
                       DDC                                                        主要的模拟分立器件(“Big A”)提
                                                                                  供所需的性能。但是要转为使用数字
                                       AAF        BPF        BPF
                        0°                                        LNA             主导的SoC(“Big  D”)则要求使用
                        90°      ADC         VGA                                  基于最先进CMOS技术的数据转换器,
                                       BPF
                                                                                  通过显著的功耗和成本节约来实现商
                                            Replaced by Integrated                业可行性。这些数据转换器的集成如
                                             Direct-RF Subsystem                  图3所示。
                                                                                     对SoC器件本身,集成数据转换器
                              All Programmable    LO
                                  RFSoC                                           就无需使用JESD204B IP核和使用器件
                                      DDC                                         的高速串行收发器。通过避免使用分立
                                                                                  器件、接口、IP核和收发器,随着通道
                                                 AAF
                                                                                  数量增多,系统功耗随之下降。在单通
                                    0°                  LNA
                                     90°  RF ADC                                  道RF数据转换器上,通过避免这些因
                                                 BPF                              素,在4 Tx/4 Rx无线电中能降低40%的
                                                                                  功耗,在8 Tx/8 Rx系统中能降低50%的
             图5:超外差采样接收器和直接采样接收器的比较。                                              功耗,如表1所示。
             12                                                             Microwave Journal China  微波杂志  Sep/Oct 2017



                                                                                                                           170901_Test2_MJC_CN.indd   1                                                                        9/1/17   1:36 PM
   9   10   11   12   13   14   15   16   17   18   19

 

 

 

 

 

Baidu
map